JAPIO
(c) 2007 JPO & JAPIO. All rights reserved.
03301625 **Image available**
REGISTER BANK CIRCUIT

Pub. No.: 02-277125 [JP 2277125 A] Published: November 13, 1990 (19901113)

Inventor: ITO HIROSHI
FUKUOKA HIROSHI
SHINOHARA MAKOTO
YOSHIDA KAZUYOSHI

Applicant: TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP (Japan)

TOSHIBA MICRO ELECTRON KK [000000] (A Japanese Company or Corporation), JP (Japan)

Application No.: 02-003400 [JP 903400] **Filed:** January 12, 1990 (19900112) **International Class:** [5] G06F-007/00

JAPIO Class: 45.1 (INFORMATION PROCESSING -- Arithmetic Sequence Units)

JAPIO Keyword: R131 (INFORMATION PROCESSING -- Microcomputers & Microprocessers) Journal: Section: P, Section No. 1160, Vol. 15, No. 41, Pg. 121, January 31, 1991 (19910131)

ABSTRACT

PURPOSE: To eliminate the need for the selection of the memories repetitively until the bank numbers are switched when the accesses are given to the registers included in a bank by using a bank number decoding signal and selecting all registers equivalent to one bank.

CONSTITUTION: A data bus interface DBI 61 transfers the instructions, the data, etc., between a program memory and a data memory via a data bus DB 69. In this case, the necessary address information is produced by an address generating unit AGEN 62 and supplied via an address bus interface ABI 63 and an address bus AB 68. The instructions read out of the memories are held by an instruction buffer IBUF 64 and then sent successively to an instruction decoder IDEC 65 to be decoded there. A control signal generating unit CONT 66 produces the control signal of each part necessary for the execution of the decoded instructions. A REGISTER BANK block 51 is the assembly of registers turned into banks that is used by a programmer.

®日本国特許庁(JP)

① 特許出願公開

□ 公開特許公報(A) 平2-277125

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)11月13日

G 06 F 7/00

7313-5B G 06 F 7/00

R

審査請求 未請求 請求項の数 2 (全16頁)

図発明の名称 レジスタバンク回路

②特 頭 平2-3400

洋

②出 願 平2(1990)1月12日

EXPLIENCE OF LATER OF THE PROPERTY OF THE PROP

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

⑫発 明 者 福 岡 浩 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

①出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

の出 顋 人 東芝マイクロエレクト 神奈川県川崎市川崎区駅前本町25番地1

ロニクス株式会社

四代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

加発 明 者

明 網 書

1. 発明の名称

レジスタペンク回路

- 2. 特許請求の範囲
- (1) 各行がそれぞれ複数アロックのレジスタよりなるペンクを構成し、各列がそれぞれ専用のメモリペスにつながるリード、ライト可能なメモリによって構成されたレジスタアレイと、前記メモリ中の1ペンク内の全てのレジスタを選択するためのペンク選択手段を有することを特徴とするレジスタペンク回路。
- (2) 1つ以上のパンク番号を保持するパンク番号保持手段と、そのパンク番号保持手段の出力により前記メモリ中の一連のデータ群を選択するための前記パンク選択手段と、1つ以上のレジスタ番号保持するレジスタ番号保持手段の出力により前記一連のデータ群に対し1つ以上のレジスタのデータを選択するレジスタ選択手段とを具備することを特徴とする請求項1に記載のレジスタパンク国路。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、レジスタパンク回路に関し、特にマイクロプロセッサ部を改良する場合に追するものである。

(従来の技術)

この種のレジスタバンク回路は、第3図の様に RAM(リード、ライトメモリ)21と、レジスタ番号を保持するレジスタポインタ28と、パンク番号を保持するパンクポインタ33と、そのパンクポインタ、レジスタポインタの出力を受けて、アドレスを生成するアドレス生成回路80を有し、そのアドレスを RAM21に与える事により任意のレジスタをリード、ライトできるようにしたレジスタパンク方式を採っていた。

(発明が解決しようとする課題)

しかしながら上記のものは、次のような欠点があった。

(a) レジスタとして RAM 2 1 を使用するため、

アドレスを与えてから、データバス28上のデータが有効になるまでの時間(アクセスタイム)が 長く、このレジスタバンク方式をマイクロプロセッサ等に導入すると、頻繁に発生するレジスタへ のリーダ、タイト毎に、前記アクセス時間が必要 となり、マイクロプロセッサ等の実行速度が制限 されるため、高速処理を必要とするものには導入 し難い。

(b) 又、通常の RAM をレジスタとして使用するため、同時に2つの異なったレジスタのデータをアクセスする事ができない。とのため、とのレジスタペンク回路をマイクロプロセッサ等に導入すると、2つのレジスタのデータ処理をする時に、2つのレジスタを同時にアクセスできる方式に比べて、2つのレジスタを1つずつナクセスしなければならないため、処理速度が遅くなる。

そこで上記解3図の欠点を改善するため、第4 図の様をレジスタインク方式について考えてみる。 この方式は、それぞれインクを構成する複数の

レジスタラッチ群31と、レジスタ番号を保持す

(例えば B87 a と B87 b) そして各組は 8 本のコントロール信号からなっている。又、その 8 本のコントロール信号は、各々レジスタ書号と 1 対 1 に対応して、前記レジスタラッチ R0~R7に接続されている。従がって、各々の組から独立に、レジスタラッチ R0~R7の1つを選択する事が可能となっている。解 1 の組に選ばれたレジスタラッチはデータイス 35-2 を通して、データのリード、ライトを行うようにする。

このようなレジスタベンク国路を導入したマイ クロプロセッサは、高速のレジスタ転送が可能と なり、実行速度の向上が計れる。

しかし、上配第3図の方式に比べ、次の問題点 を有す。

(a) レジスタラッチによってレジスタを構成するため、第3図の RAM を使用する方式に比べ、回路規模が大きくなるという問題点がある。このため、例えば、第5図の様な回路を集積回路上で実現しようとすると、RAM を使用する方式の倍以上

るレジスタポインタ 32-1、レジスタポインタ 32-2と、パンク番号を保持するパンクポインタ 33と、それらレジスタポインタ、パンクポイン メの出力を受けて、これをデコードするデコーダ 34を有し、そのデコーダの出力により、前配複 数のレジスタラッチ群81から任意のパンクの中 の最大2つのレジスタを選択できるようになって いる。またこの複数のレジスメラッチ群ま』は、 各々パンク番号と対応づけられている。ここで、 1パンクが8レジスタで8パンク構成のレジスタ パンタを例にとることにする。第5回、第6回に その詳細を示す。図のよりに各レジスメラッチ詳 31は、レジスタラッチ RO~R7の8つのレジスタ によって構成されている。又デコーグミィの出力 は、パンタセレクト信号 8 セット (887~BSO) であり、各セットはパンク番号と1対1に対応し て、前記レジスメラッチ群31に毎晩される。2. 各セットは2つあるレジスタポインタ32-1. 33-20名々により各レジスタが選択されるよう になっている為。さらに2組に分かれている。

の面積を必要とし、場合によっては、必要なレジ スタ数を確保できない可能性がある。

- (b) デコーダ 3 4 が出力するコントロール線 (前記ペンクセレクト信号及びレジスタ選択信号) の本数が多く。集復回路で使用する場合、RAMの 方式に比べ配線に必要な面積が大きくなったり、 取り扱いが繁雑になったりする。
- (c) インタの数を増減する際の柔軟性に関しても、増減に伴なって、デューデ部の再設計が必要となり、この方式ではデューデの規模が大きいため、大きな国路変更となる。これは、集積回路上で実現した場合大きな制約となる。

そこで本発明の目的は、「レジスタ数×パンク数」が多くても小規模で、しかも容易な回路で実現でき、かつ高速なレジスタペンク方式を実現すると共に、レジスタ数やペンク数の増減に対しても柔軟に対応でき、コストペフォーマンスの高いレジスタペンク回路を実現せしめるものである。

[発明の構成]

(課題を解決するための手段と作用)

本発明は、各行がそれでは数かっといれば数かっといれてはない。 各行がを存成というでは、各別のカインのながなり、 カインのながなり、 カインのながなり、 カインのながなり、 カインのながなり、 カインのないがあり、 カインのないがあり、 カインのは、 カインのは、カインのは、 カイ

即ち本発明は、インク番号のデュード信号のみで、そのインク番号に対応するインクの全てのレジスタが選択されるようにメモリを構成する。そして、1 インタ分を1 括してメモリから選択し、保持することにより、高速の処理が可能となる。

されたときの構造のように面積が大きくするとと がなく、小さい国積で比較的多数のレジスタを構 成できる。

(実施例)

以下図面を参照して本発明の実施例を説明する。

第1図(A)は、本発明の適用の板略図である。とれば、マイクロプロセッサの主要部のプロックダイアクラムであり、各機能プロックは、次に述べる通りである。

DBI 6 1 はアータバスインターフェースであり、アータバス DB 6 9 を介してプログラムメモリやアータメモリとの間で命令やアータなどのやり取りを行う。この時必要なアドレス情報は、アドレスバスインターフェース ABI 6 3 とアドレスバス AB 6 8 によって供給される。メモリから読み込まれた命令は、命令バッファ IBUF 6 4 に保持され。そして命令アコーグ IDEC 6 8 に個次送られて解読される。

さらに、メモリはレジスタ選択手段としてのマル チプレクサに接続され、リード、ライトをとのマ ルチプレクサを通して処理されるようにする。又、 とのマルチプレクサは、レジスタ番号によりコン トロールされ、任意のレジスメを選択できるよう になっており、必要に応じて複数のマルチプレク サを用意して、複数のレジスメを同時にアクセス する事も可能にしている。しかもまたパンタ番号 保持手段とレジスタ番号保持手段により、パンク 番号とレジスタ数号を一定期間保持している。と のため、何えば一つのペンク番号を指定し続けて、 ーつのパンク内のレジスま間でデーメを処理する 際に、香地数定時間の短縮が可能となる。つまり、 一度パンタ番号を指定するだけで、あとはそれを **パンク智号保持手段で保持し、そのパンク番号を** 指定しつづければ、改めてペンク番号を指定した **シナ必要がない。これにより、本雌レジスメを用** いたマイクロプロセッサは処理速度の高速化を実 現することができる。

また。レジスタポインタから直接オンク化配線

今の実行に必要な各部の制御信号を発生する。 ALU 6 7 は算術論理演算ユニットであり、算術演算や論理演算等の各種演算を処理する。REGISTER BANK プロック 5 1 は、プログラマによって使用されるパンク化されたレジスタの集合体である。そのレジスタパンク番号を保持するのがパンクパインタの内容をデコードしてレジスタパンクの選択信号を出力するのがデコーダ DEC 5 4 である。選択されているレジスタパンク内の読み出しレジスタ番号を保持しているのが、レジスタパインタ(RP1)55-1日、

(RP 3) 5 5 - 3 Bである。とのレジスタポインタによって指定されたレジスタを選択し、その内容を出力するためのセレクタブロックとして RSEL 5 6 - Rがある。また、選択されているレジスタパンク内の書き込みレジスタ番号を保持しているのがレジスタポインタ (RP 3) 5 5 - 2 W である。このレジスタポインタによって指定されたレジスタを選択し、そのレジスタに書き込みを行なうためのセレクタブロックとして WEEL 5 6 - Wが

ある.

DBy により無がれ、データがやり取りされる。制御信号発生ユニット CONT 部 6 6 からの出力であるIRGx、IRGy、ORGx 及びORGy は命令によって指定されるレジスタ番号をそれぞれレジスタポインタ に転送する信号線である。 RPO1x、 RPO2x、 RPO3x 及び RPO4x はレジスタポインタ 6 5 から各セレクタ部 5 6 - R 、 8 6 - W につながれた出力信号線である。 BPOx はパンタポインタ 6 3 の出力信号線である。 BPOx はパンタポインタ 6 3 の出力信号線である。 CBx 及びその反転信号 CBx は各レジスタのピットパス信号である。 BBx は各レジス

これらの機能アロックは、データバス DBx 、

との概略図において、"レジスタR 0 の内容とレジスタR 1 の内容を加算しその和をレジスタR 2 (接述の第 1 図 (B) 参照) に格納する"という命令を実行する場合の例を説明する。

メのピットの読みだしデータ信号線である。

との時パンクポインタ 5 3 は事前に、あるレジ スタパンク番号が設定されているものとする。当

クタアロック WBELL部 8 8 - W の入力となる。そして、 レジスタへの書き込み信号が出力されることによ り R 3 への書き込みが行なわれる。この様に各命 今の実行が行なわれていくことになる。

また、レジスタポインタ (RP1)85-1R、(RP2)85-2R、(RP3)55-1W並びに (RP4)85-2Wに対するレジスタ番号の設定は、ALU 6 7 にかける演算中などのように、それぞれのレジスタポインタの動作の空音があると音に随時設定することが可能であり、演算の実行とレジスタポインタの設定は並行して行なえる。したがって、実行中の命令と次の処理を重ね合わせて処理効率の向上を図るとともできる。

更に、第1図(B)は本願発明であるレジスタインク回路の実施例の概略的構成図、第2図は同構成を更に具体化した図である。即ちこの構成は、各行がそれぞれ複数プロックのレジスタよりなるインクを構成し、各列がそれぞれ専用のメモリイス6 2 につながるリード、ライト可能なメモリ 5 1 と、1 つ以上のインク番号を保持するインク番号

該命令は命令パッファ IBUF 6 4 L り取り出され、命令アコーダ IDEC 部 6 3 に L り解読され、各制御信号が発生される。 この時、信号線 IRGx に R 0 に対応するレジスタ 替号アータが、また、信号線 IRGy に R 1 に対応する レジスタ 替号アータが出力され、レジスタポインタ RP 1 と RP 2 に各々設定される。 そして、信号線 ORGx には R 2 に対応するレジスタ 番号アータが出力され、レジスタポインタ RP 3 に設定される。その後、レジスタに対する銃みだし信号が出されることにより、セレクタ RSEL アロック 8 6 - B から R 0 の内容がアータバス DBx に、R 1 の内容がアータバス DBy に出力される。

ととで、本実施例は複数のデータペス DBx、DBy を用いるととで、とのような処理に関しても
2 つのデータを同時に移動できる。

DBx と DBy 上に出力されたデータは演算ユニット ALU & 7 の両方の入力にそれぞれ取り込まれる。 制御信号発生ユニット CONT 部 6 & より加算の制御 信号が出され、ALU & 7 にて加算が行なわれる。 との加算の和はデータパス DBx に出力されてセレ

第2 図では、パンク番号保持手段 5 3 はパンクポインタで、パンク選択手段 5 4 は行(ROW) アコーダで、レジスタ番号保持手段 5 5 はレジスタポインタ 5 6 はマルチプレクサでそれぞれ実現されている。レジスタの1 プロック R は 1 ピットレジスタでもかまわない。また本例は、パンク数 8、各パンク内のレジスタ数 8、各レジ

スタ長8ピット、同時にアクセスできるレジスタ 数2のレジスタパンク回路となっている。また本 例では、リード、ライト可能なメモリる』と、パ ンク番号を保持するペンクポインタ(3ピット) とその出力をデコードする ROW デコーダ(出力 8 本)を有しており、メモリ & I は、 ROW デコーダ 5.40出力に対応して8つのペンクに分かれてい る。メモリ51は、横方向に並らぶ1進のレジス メ群(B0~R1)で1パンクを形成している。パ ンクポインタSSに任意のパンク番号(0~1) を設定すると、その出力は行デコーメる4へ入力 され、行アコードはこれをデコードし、設定され たパンク番号に対応する出力信号を1本。有効な 状態に遷移させる。とれにより、メモリの、8八 ンクの内の1ペンクが選択され、その選択された パンク内の全てのレジスタ(R0~R1)は、それ ぞれ専用のメモリペス88を通じてマルチプレク サゟゟへ接続される。この時、遺れされていたい オンクの各レジスタは電気的に、メモリオス 5 2 から絶縁されている。

88-2により指定されたものが、マルナアレクサ 88を介してアータイス87-1, 87-2へ出力される。

一方ライト時には、レジスタポインタ 8 5 - 1, 8 8 - 2 で任意数(との例では当然 2 つ)のレジスタを選び、パンクポインタ 5 3 で任意(との例では当然 1 つ)のパンクを指定して、この指定されたパンクの 2 つのレジスタ R にデータを書き込めはよい。

以上の様に、本実施例の回路では、一度レジスタポインタを設定すると、メモリ 5 1 中の 1 パンク分の 8 つのレジスタが、常時 ROW デコー ダ 5 4 により選択されてかり、メモリバスを経由してマルナプレクサと接続されている。 従がって、パンク内のレジスタのリード、ライトは任意のレジスタ番号をレジスタポインタに設定するのみでよく、2 のレジスタポインタ 5 5 - 1 、 5 5 - 3 に独立してレジスタ番号を設定する事により、同時に、2 つの異なるレジスタをアクセスする事もできる。

本例では、パンク数8、パンク内のレジスタ数

又、本例において、図のマルチプレタサ58は レジスタ番号を保持するレジスタポインタ 88-1 (3ピット)、これとは独立にレジスタ番号を保 押するレジスタポインタ 88-2 (3ピット) に扱 続されており、2つのレジスタポインタの出力に 応じてメモリペス88の選択を行なり。レジスメ オインタ 88-1 によって選択されたメモリイスは、 データペス 57-1 と、レジスタポインタ 55-2 に よって選択されたメモリバス68は、データバス 57-3とマルチプレクサを通して接続される。図 の様にメモリパス (MBao~MBar)は各々レジスタ 番号と1対1に対応してかり、前配の様に、メモ リイスがマルチプレクサる6を通して。アータイ ス(アータパス 87-1。アータパス 87-2)と接 続されることにより、各レジスタのリード、ライ トが行なわれる。

つまりリード時には、パンクポインタ 5 3 で 1 行のパンクが選ばれて、そのパンクのレジスタ R 0 ~ B 7 までのデータがメモリパス 5 3 に出力 される。その出力のうち、レジスタポイン 9 5 5 - 1.

8、各レジスタ長8ビット。同時にアクセスできるレジスタ数2としたが、これに限定する必要はなく、パンクポインタ長、レジスタポインタ数、マルテプレクサ等を変える事により任意のレジスタパンク回路を構成する事ができる。

又、更に第1図以中のレジスタインク 6 1 が第 7図のようなレジスタモデルで構成されている場合を例として、本発明のレジスタインクの構成例を説明する。

第7図(A), (B)は、レジスタモデルを示している。各レジスタBは、1アータを記憶する最小単位の構成が101であるピット0(b0)からピットa(ba)までのa+1ピットで構成されている。そのレジスタBがBOからBkまでのk+1本で1つのレジスタパンクを構成する。また、そのレジスタパンクがBANKのあるBANKmまでのm+1パンクで構成されているレジスタモデルである。例えば4ピットのレジスタモデルであれば各レジスタは4ピットのレジスタモデルであれば各レジスタは4ピットととに信号が扱われ、さらにその後のセレクタ。データパス等も4ピットに対応した

回路構成が適用されるが、本願のレジスタは任意のピット数に対して適用が可能である。これらのピット数を『アータ処理単位ピット数』と呼ぶと、第7図の1つのBANKは、アータ処理単位ピット数の最小レジスタ101で構成されている。ひとつのより、そのレジスタは8つの最小レジスタ101で構成されている。このレジスタBが複数個構成されて1パンク(BANK)を形成している。

レジスタオンク内の各レジスタは第8図。第9 図の例に示すように。同じレジスタ各号のレジス タを同じ列にたるように配置する。

また、第10回の例のように、レジスタ内の各ピット』の1は、レジスタ番号の同じピットが列方向に重なるように配置される。たか、各ピット列にはプリチャージ回路PBとセンス回路SAが1列に1対配置される。

第11図は、これらのセル CELL、PR並びに BA の詳細回路例である。 C B 及びその皮板信号である \overline{CB} はセル列のピットパスである。 B S はセル

級 C B が接続され、ゲートが行選択信号線 Ba に接続された第2 FET 1 1 2とからなっている。

そして、ピット線CB、CBの電位を確定させるセンスアンプは、正電位電源 Vdd と、ピット線 対CB、CBと、ピット線CBに一端が接続された第1 FET 117 の他端がその一端に接続され、もう一方のピット線CBにそのゲートが接続された第2 FET 118と、ピット線CBに一端が接続され、第1 FET 117 のゲートともう一方のピット線CBにそのゲートが接続された第3

の行選択信号であり、この信号がハイレベルの時にセルが選択されることになる。 PRC はプリチャーシ回路の制御信号であり、この信号がローレベルの時にピットペスで B、CBをプリテャーシンでの場合であり、 SNS 及び マーンン SNS がハイレスルに設定する。 SNS 及び スペーンス の制御信号であり、 SNS がハインス の状態を、 選択されているセルが保持しているアータ信号級である。 B は合ピットの読みだしされたアータの 1 ピットに対応する。 また、図中の Vad は電源である。

は、ピット銀対CB、CBと、その一端がピット 緑CBに接続されかートが行通択信号線BBに接続された第1FET111と、この第1FET111の他 婚にその一端を接続された第1インパータ113 と、この第1FET111の他端にその一端を接続さ た第2インパータ114と、この第1インパータ 113の他端と第2インパータ114の他端にそ の一端を接続され、その他端にも9一方のピット

データを直接電荷として記憶するための CELL

FET 1 1 9 と、第 3 FET 1 1 9 の 他 端 に そ の 一 燗 が 接 続 され、 も 9 一 方 の ピット 練 C B に そ の 他 端 が 接 続 され、 第 2 FET 1 1 8 の か ー ト に そ の か ー ト が 接 続 され、 第 2 FET 1 2 0 と、 正 復 位 電 葉 V_{dd} に 一 端 が 接 続 され、 第 1 FET 1 1 7 の 他 端 に そ の 他 端 が 接 続 され、 制 倒 信 号 SNS が か ー ト に 供給 された 第 5 FET 1 2 1 と、 第 4 FET 1 2 0 の ー 端 に 接 続 され、 接 地 電 位 に そ の 他 端 が 接 続 され、 制 御 信 号 SNS が か ー ト に 接 続 され て い る 第 6 FET 1 2 3 と か ら なる。

第12図は、第1図のレジスタポインタ RP1、RP3、RP3、RP4 の詳細回路例である。第1図Wの例においては、データイス DBx と DBy と次の信号線 IRGx、IRGy、ORGx、ORGyの内の一つとの3入力となっているため、通常のラッチ回路の入力に3入力マルチプレクサが付加されたものとなっている。この第12図の L38という回路プロックが必要ピット数だけならべられることになる。つまり、1インク内のレジスタ本数8本であるならは3ピットとなり、18本であるならは4ピットとなる。第12図中の BEL 3は三つの入力のうち

のどれかを選択するかを指定する選択信号である。 この信号がハイレベルになったところに対応する 入力がレジスタポインタへの入力となる。 LR は レジスタポインタのレジスタ番号設定信号である。 LR がローレベルになると入力のデータを取込み、 ハイレベルになったときそのデータを保持することになる。 第12 図中の入力信号である DBェ 0 から DBェ が第1 図似にかける DBェ データイスを意味 し、 DBy0 から DBya は第1 図(A)にかける DBy データ イスを意味してかり、 I / ORG10 から I / ORG11 は 第1 図(A)にかける信号線 IRGェ、 IRGy、 ORGェ、 ORGyを意味している。 RPO0 から RPO1 はレジスタポ インタからの出力であり、 第1 図(A)にかける信号線 RPO1ェ、RPO2ェ、RPO3ェ、RPO4ェを意味している。

第19図にレジスタポインタの更新のタイミン グ例を示す。この例は IRGx 上のレジスタ番号 "01" (16進数)を RP1に取り込み、レジスタ選択信 号(R80から R8k)が変化するまでのタイミングを 表している。

第13回は、第1回囚におけるライトセレクタ

たレジスタ番号を設定する。との RP3 の出力を RP3DECによりデコードすることにより R830x 信号 がハイレベルとなり、それ以外の選択信号8831=。 …… は、ローレベルとなる。ここでデータパス DBz 側の書き込み信号 WBz がハイレベルとなると NANDO の出力のみがローレベルとなる。との NANDO の出力につながれている R O に対応した 8 0 プロックの DBz 側のパッファがアクティブと なり、DBx 上のアータがそれぞれのピットに対応 したピットパス CB00。 CB01、.....、CB0a 化供給さ れ、それぞれのサータの反転信号がピットペス CB00、CB01、....、CB0m に供給される。この時、 他のレジスタ番号に対応したピットパスは何も影 冬を受けないことになる。セル部分においてはい ずれかのレジスメパンクに対応した1行のセルの 選択信号(BS)はハイレベルとなっており、プリ チャージ回路 P R とセンス回路 8 A は非アクティ アとなっている。とのよりな状態でROの各ピッ トに対応したピットパス上に DBz のデータが強制 的に供給されるので、選択されているセル中の

WSEL S S - W の詳細回路例である。レンスタポイ ンタ RP3 、 RP4 の出力の RPO 3 0 から BPO3」と RPO4Qから RPO4」を入力しデコーグ RP3DEC かよび RP4DECでデコードし、書き込みを行うレジスタに 対応した選択信号 R830x 。 R831x 。 R840y 。 DBx と DBy の二つのアーメパスからの書き込みア ータ経路があるため。それぞれに対応した書き込 み信号WRx。 WRy があり、レジスタ選択信号と組 み合わせられて実際の書き込み信号となる。この 書き込み信号はレジスタ単位で共通に装続されて おり、一つの昔自込み信号により一つのレジスタ のすべてのピットに書き込みが行われる。また、 ライトセレクタ WBEL 部の構成 要素である。S O はデ ータパス DBz と DBy K 投続されており、それらの どちらかを選択するかは書き込み信号により決定 される。

ととで、アータペス DBz 上のアータをレジスタ B O に書き込む場合を例にとると、次のような動作となる。レジスタポインタ RP3 に B O に対応し

BOに対応したピットのセルはピットパス上のアータを書き込まれてしまりことになる。それ以外のセルにおいてはピットパスの状態が変わらない為、何も変化は起こらない。書き込みに必要な時間が経過すると、WRII 信号はローレベルとなり。いままで DBII 上のアータをピットパスに供給していた WBIIL のBOに対応したBOは非アクティアとなる。ROに対応したピットパスは書き込まれたアータを保持し、あたかも読み出しが行われたのと問じ状態になる。

このようにして。レジスタへの書き込みが行われる。したがって。既成のRAMを用いた場合のように書き込みアドレスに対応したデコーダの設定やピットペスのプリテャージ動作等は一切不要であり、さらに書き込み動作後の再読み出し要求に対しても何も動作を必要としないで済むことになる。

第 2 1 図に R 0 に DBx 上のデータ * 5 5 * (16 造数) と、 B 1 に DBy 上のデータ * AA * (16 進 数) を同時に書き込むときのタイミング何を示す。 第14図は第1図(M)にかけるリードセレクタRSEL 86-Rの詳細回路例である。レジスタポインタRPO。RP1の出力のRPO10からRPO1jとRPO2jを入力としたデコータRP1DECとRP2DECにより、レジスタ選択信号RS10x、RS11x。RS20x、RS21y、…… が生成される。第1図(A)の例では

RS21y、 MEM NO CONTROL MEM NO CONTR

個 O NAND - NOT 回路で構成される。

第17図は第1図(A)中のデコーグ DEC の詳細回路例である。 ペンクポインタ B P の出力信号である BPO0 から BPO1 を入力しペンク 選択信号(BSO から BSm)を生成するデコーダ回路である。 ペンク 選択信号はレジスタペンク 5 1 の行選択信号 B S

たがって、読み出しを行いたいレジスタに対応したレジスタ番号をレジスタポインタに設定して、 読み出し借号を印加することによりセレクタ回路 8 I から所望のデータイス DBx 、 DBy に即座にデータが出力されることになる。

このように本題のレジスタは、アクセスタイムを必要とされるのは、レジスタペンクの切り替え時点にかいてのみであり、この動作にかいてはアクセスタイムは問題にならない長さである。

第20回にレジスタR0とR1の内容を DBx とDBy に同時に読み出すとものタイミング例を示す。

この国路構成を採用することで高速な動作を必要とし、なかかつ、書き込み後の再読み出しを必要とするレジスタを容易な構成で実現することが可能となっている。'

第15回はレジスタポインタの出力からレジス タ選択信号を生成するアコーダ RP1DEC、RP2DEC、 RP3DEC かよび RP4DEC の弊細回路例である。 レジス タポインタが 3 ピットであるならば 8 個の NAND -NOT 回路で構成され、 4 ピットであるならば 1 6

に接続され、パンクポインタによってレジスタインタ 5 1 0 1 行のセルが選択されるようになっている。

DIB 信号線はペンクポインタの切り着わり時点でペンク選択信号が不安定な状態になるため、その期間中はいずれの選択信号も非アクティブにしておくための、ペンク選択禁止信号である。

第18図にレシスタペンク切り替えタイミング 例を示す。この例では、DBx アータペス上の"01" (16進数)といりアータを取り込むことによって、レジスタペンターを選択し、そのレジスタパ ンターのすべてのレジスタのすべてのアータピットを読み出すまでのタイミングを示している。

パンクポインタへのアータラッチ信号(LB) パアクティブになったときには、その期間中パン ク選択信号を禁止する為に DIS 信号がアクティブ となる。また、この期間を利用してレツスタパン ク 8 1 内のピットパスをプリチャーツするために PRC 信号パルスが生成される。これは、新規に選択されるレツスタパンク 8 1 上のセルのアータが 破壊されないために必要となる。ラッチ信号(LB)が非アクティブになると、パンク選択禁止信号(DIS)も非アクティブとなり、レジスタパンク1の選択信号(BS1)だけがハイレベルとなる。この選択信号によりレジスタパンク51に対応したセルー行が選択され、各々のセルに接続されたピットパスをセルのデータで駆動し始め、その後センス回路(SA)を動かせるためにSNS。SNS信号パルスを印加する。センス回路(SA)が動くと、レジスタパンク51内のピットパス上のデータはそれぞれの状態に確定される。

このようにして、レジスタパンクの切り替えと その切り替えられたレジスタパンク内のすべての レジスタのすべてのピットのデータが読み出され、 読みだしアータ信号級(BB)を経由してリード セレクタ RSEL 回路の入力に供給されるととになる。 レジスタパンク 5 1 内のプリチャージ回路(PR) とセンス回路(SA)はレジスタパンク切り替え 時に動き、レジスタの読みだし動作や書き込み動 作においては動かないようになっている。

ピスタ選択手段を切り換えるだけであるので、パンク番号が切り換わるまでメモリの選択をしなかす必要がなくなる。又、マルチプレクサを複数用意するとによって、複数の一度で複数のレジスタ音号を指定する事も可能で、とれにより一度で複数のレジスタのアクセスが可能となる。となった時のみアクセスが可能となる。

また、従来の第4図~第6図の方式では、レジスタラッチによってレジスタを形成するため、回路規模が大きくなったり、デコーダの出力本数も多くなるため、集積回路で実現する際は面積が非常に大きくなる欠点を有していた。又、レジスタ数やパンク数の増減に対しても、回路規模の大きなデコーダの設計変更を必要とし、柔軟性はなかった。

これに対し本発明は、マイクロプロセッサ内の レジスタとして好道でデコーダ、マルチプレクサ 以上の本発明の適応例の説明においても明らかなように本発明によって、既成の BAMを用いたときに必要とされるアドレス動作を必要としないでデータをアクセスできるため、レジスタラッチと同様に高速なアクセスが可能であり、大容量であるにもかかわらず国路規模の小さいレジスタバンク回路を容易にかつ安価に作成できることとなる。

[発明の効果]

従来の第3図の方式では、レジスタとしてRAMを使用し、ペンク番号及びレジスタ番号から1つのアドレスを生成して、レジスタをアクセスするようにしていたため、同じペンタ内のレアドレタでも毎回レジスタをアクセス毎に、前配アドレスを与え直さざる得なかった。また原理的に、一回に1つのレジスタしかアクセスする事ができなかった。

これに対し本発明はパンク番号のデコード信号により、1パンク分の全てのレジスタを選択できるため、パンク内のレジスタをアクセスする時には、レジスタ番号によってマルチプレクサ等のレ


等も小さなもので摂む。又、レジスタ数の増減も。 主として、四路の小規模なデコーダとメモリの増 彼のみで摂むため柔軟性に富む。


以上のように本発明は、回路規模、高速性、レ ジスタ数の柔軟性に富むレジスタインタ回路を容 易にしかも安価に実現できるととになる。特にマ イクロプロセッサ、集積回路に組み込むと、チッ プ面積の専有率やシステム能力等において、その 実力を充分に発揮し、コストパフォーマンスの良 い優れたものが実現できる。


4. 図面の簡単な説明


第1図は本発明の実施例の構成図、第2図は構成の一部詳細図、第3図ないし第6図は本発明が通用されないレジスタインク回路図、第7図はレジスタの構造を示す概念図、第8図はレジスタ配置列を示す概念図、第10図はピット配置列を示すである。第11図ないし第17図は上記図は同名部の動作を示すタイミンクチャートである。


5 2 … レジスタアレイ(レジスタインクブロッタ)、5 2 … メモリイス、5 3 … インク番号保持手段、5 4 … デコーダ、5 3 … レジスタ強号保持手段、56-1 W~ 55-2 R … インク ポインダ、5 8 … レジスタ選択手段。56-W … 書き込み仰セレクタ、56-R … 読み出し個セレクタ。57-1,57-2 … データイス、6 1 … データイスインターフェース、6 8 … アドレス発生器、6 3 … アドレスイスインターフェース、6 8 … アドレス発生器、6 3 … アドレスイスクラフェース、6 4 … 命令パッファ、6 5 … 命令アコーダ、6 6 … 創御信号発生ユニット、6 7 … 算術論環体ユニット、6 8 … アドレスパ



















DByn DBy2 DBy1 DBy0 DBxn RP040 RPO31 RPO3j DBx2 DBx1 DBx0 50 RP3DEC RP4DEC so SO SO SO RS30x NANDo-RS40y -RS31x -RS41y CB00~ CBoo CBot ~ CBoi CBon-ÇBon CB₀₂ CB02 CBio CBIÓ WRx


第13図





第 1 4 図





特閒平2-277125 (15)














第1頁の続き

伊発明者 篠原

誠

神奈川県川崎市奉区堀川町580番1号 株式会社東芝半導 体システム技術センター内

@発明者吉田 和 義

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内